芯力特LIN收發(fā)器芯片SIT1021使能端口SLP_N抗干擾設(shè)計(jì)

發(fā)布日期：2022-05-16發(fā)布者：芯力特 分享到:

SIT1021具有超低功耗休眠模式，芯片在休眠模式下，流過(guò)VBAT腳電流典型值僅為3uA；SLP_N腳控制芯片進(jìn)入正常工作模式和休眠模式，當(dāng)SLP_N腳為高電平時(shí)，芯片進(jìn)入正常工作模式；當(dāng)SLP_N腳為低電平時(shí)，芯片進(jìn)入休眠模式；SLP_N腳內(nèi)置弱下拉（國(guó)外同類芯片一樣內(nèi)置弱下拉），較容易受外界干擾影響，上電后用手觸摸此管腳能夠引起芯片進(jìn)入正常工作模式；這樣如果在干擾比較強(qiáng)的應(yīng)用環(huán)境中SLP_N端口可能會(huì)受干擾被誤觸發(fā)，造成功能不良。SIT1021管腳圖如下：

有客戶在使用SIT1021時(shí)發(fā)現(xiàn)，上電瞬間SLP_N端口有一個(gè)幅值為2.8V尖峰電壓，導(dǎo)致芯片由上電模式進(jìn)入休眠模式，如下圖（綠色通道為SLP_N腳波形、藍(lán)色通道為INH腳波形）：

測(cè)量此尖峰電壓，超過(guò)2V幅值的電壓持續(xù)時(shí)間為6us左右，滿足芯片由上電模式進(jìn)入正常工作模式高電平要求（高電平閾值為2V～7V，持續(xù)時(shí)間2us～10us），當(dāng)干擾尖峰過(guò)后，SLP_N被拉低從而進(jìn)入休眠模式，導(dǎo)致INH腳關(guān)閉輸出，控制MCU供電的LDO使能腳被置低，關(guān)閉輸出，MCU掉電；不能收發(fā)數(shù)據(jù)，導(dǎo)致功能異常（國(guó)外同類芯片也會(huì)出現(xiàn)此現(xiàn)象）。解決方法為：在SLP_N腳對(duì)GND并聯(lián)一個(gè)470nF～1uF電容濾波，將干擾幅值濾波到SLP_N低電平閾值以下（閾值為-0.3V～0.8V），下圖是在SLP_N并聯(lián)470nF電容后干擾的波形：

干擾幅值（綠色通道）由原來(lái)的2.8V降低為0.33V左右，此時(shí)INH（藍(lán)色通道）輸出高，各功能均能正常工作。

此外為了加強(qiáng)芯片的抗干擾能力，可在芯片VBAT腳對(duì)GND腳接一個(gè)100nf電容和一個(gè)大容量電容，也可以在VBAT上串一個(gè)磁珠。